# (19)日本国特新介 (JP) (12) 公開特許公報 (A)

(11)特許出數公開番号

# 特開平11-265992

(43)公開日 平成11年(1999) 9月28日

(51) lnt.Cl." 識別配号 HOIL 27/108 HOLL 27/10 681A 301D 21/8242 21/28 21/28 301

## 審査網承 未謝求 額求項の数17 OL (全 7 頁)


(21)出顯滑号	<b>特顯平11-10404</b>	(71)出職人	390039413
			シーメンス アクチエンゲゼルシャフト
(22) 出頭日	平成11年(1999) 1 月19日	1	SIEMENS AKTIENGESEL
			LSCHAFT
(31)優先權主張番号	09/010081		ドイツ連邦共和国 D-80333 ミュンへ
(32) 優先日	1998年1月21日		ン ヴィッテルスパッハープラッツ 2
(33)優先權主張国	米区 (US)	(71)出版人	594145404
			インターナショナル ビジネス マシーン
			ズ コーポレーション
			アメリカ合衆国ニューヨーク州 10504
		,	ニューヨーク アーモンク オールド オ
			ーチャード ロード (谷地なし)
		(74) 代理人	弁理士 矢野 紋雄 (51.2名)
			最終資に統く

### (54) 【銃明の名称】 ダイナミックランダムアクセスメモリの形成方法

### (57)【要约】

【課題】 減少したシート抵抗を有する確実なポリサイ ドゲートを提供する。

【解決手段】 ポリと金属シリコン化物層との間の金属 の豊富な境界面の選少は、金属シリコン化物層にその場 でドーピングすることによって達成される。



る。基本原則の減少は縦横比をさらに増加し、その結果、プロセスの問題を生じる。さらに、ドーピングされていないボリ唇の追加はゲート抵抗を増大し、これによりデバイスパフォーマンスが増大する。金属の豊富な境界面を避ける別の技術は、ボリのドーパント遠度を低下することにある。真型的にはボリ層のP逸度は、1020原子/cm3以下に維持するべきである。このような技術もまた、ゲート抵抗を不所望に増加する。

#### [0005]

【発明が解決しようとする課題】 対記のことから、減少したシート抵抗を有する確実なポリサイドゲートを提供することが望まれる。

#### [0005]

【課題を解決するための手段】本発明は、選少した厚さ及びさらに低いシート括抗を有する確実なゲート操体の形成に関する。一実施整様において、選少した厚き及びさらに低いシート括抗は、ドーピングされたポリ層上に銀場でドーピングされた金属シリコン化物層を準接させることによって達成される。金属シリコン化物層におけるドーパントは、金属の豊富な境界面に関連する問題を選少する。このことにより、実性のキャップポリ層なして又はポリがさらに低いドーパント譲度を有する必要なく、金属シリコン化物層を準接させることができるようになる。

#### [0007]

[実施例] 本発明は、減少したシート抵抗を有する確実 なポリサイドゲートに関する. 本発明の議論を容易にす るために、メモリICに関連して説明する。 しかしなが ら本発明は、それより夢しく広く、かつ一般的に L Cに 適用することができる。DRAMセルの説明を行なう。 【0008】図1によれば、トレンチキャパシタタイプ のDRAMセル100が示されている。このようなトレ ンチキャパシタDRAMセルは、例えばネスピット他(N esbit et al.), A O. 6 µm2 256Mb Tre nch DRAM CetlWith Self-Al igned Buried Strep (BEST). I EDM93-627に記載されており、これは、あら ゆる目的のために引用によってここに組込まれる。トレ ンチキャパシタDRAMセルは、示されているが、本発 明は、このようなものに限定されていない。例えばスタ ックキャパシタ DR AMセルも利用することができる。 典型的にはこのようなセルのアレイは、 DRAMIL C を形成するために、ワード株及びピット株によって相互 接続されている。

【0009】実例としてDRAMセル100は、基版101中に形成されたトレンチキャパシタ160を含んでいる。トレンチは、典型的にはn-タイプのような第1の基準性を有するドーパントによって多量にドーピングされたポリシリコン(ポリ)161によって過たされている。ドーピングされたポリは、"審核ノード(storage

node)\* と称するキャパシタの電極として使われる。選択的に第1の議電性のドーパントによってドーピングされた選込プレート155は、トレンチの下側の部分を囲んでいる。選込プレートは、キャパシタのもう1つの電極として使われる。トレンチの上側の部分に、寄生流れを減少するカラー158がある。ノード誘電体153は、キャパシタの2つのプレートを分離する。第1の海世性のドーパントを含む選込ウエル170は、アレイ内におけるDRAMセルの建込プレートを接続するために設けられている。提込ウエルの上に、ロータイプのような第2の導電性を有するドーパントを含むウエル173がある。ローウエルは、トランジスタ110の垂直漏れを減少するために反対の準電性の接合部を形成するために十分なドーパント遠度を含んでいる。

【0010】トランジスタは、ポリサイドゲートスタッ ク112を含んでいる。時には"ゲート媒体"(GC) と称するゲートスタックは、DRAMアレイにおいてワ - ド森として使われる。ワード森は、キャパシタに接続 されるので、"活性ワード線"と称する。図示したよう に、ゲートスタックは、ドーパントにより多量にドーピ ングされたポリ層120を含む。一実施態権において、 ポリ層 120は、Pドーパントによって多量にドーピン グされている。ほう素(B)又はひ素(As)の利用も 有用である。シート抵抗を低く維持するために、ポリの ドーパント造度は、十分に高くする。多量にドーピング されたポリ120の上に、英性ポリ暦121及び金属シ リコン化物層122が設けられている。其性ポリ層は、 シリコン化物と多量にドーピングされたポリ層との間の 金属の豊富な境界面を避けるためにバッファ層として使 われる。ドーパントは、後枝の熱処理の間に多量にドー ピングされたポリ層から実性ポリ層へ拡散するが、ポリ は、金属シリコン化物層を初期に堆積する間に、其性で ある。金属シリコン化物層の上に、例えばエッチング停 止層として使われる窓化物層がある。

【0011】ゲートに隣接して、多量にドーピングされた拡散領域113及び114が設けられている。鉱散領域は、ポリ層と同じであり、かつウェル173のものと反対の基础性を有するドーパントを含んでいる。鉱散領域は、例えばnータイプドーパントによって多量にドーピングされている。電流流通の方向に依存して、鉱散領域113及び114は、それぞれ"ドレイン"又は"ソース"と称する。ここにおいて用いる場合、用語"ドレイン"及び"ソース"は、互いに交換可能である。トランジスタとキャパシタとの間の接続は、"ノード鉱散"と称する鉱散領域125を介して達成される。

【DD 12】DRAMセルをその他のセル又はデバイスから絶縁するために、洩いトレンチ路操体(ST 1) 18 Oが設けられている。図示したように、ワード線 12 Oは、トレンチ上方に形成され、かつST 1 によってここから絶縁されている。ワード線 12 Oは、DRAMセ

原子/cm3、かつさらに有利にはほぼ5×1020である。ボリは、シリコン先駆物質としてSIH4及びPドーパント源としてPH3を使用して、例えばほぼ600~650℃の温度及びほぼ100~180トルの圧力で、CVD反応器内において地秘される。ドーピングされたポリの厚さは、ほぼ10~200nm、有利にはほぼ40~150nm、かつさらに有利にはほぼ50~100nmである。もちろん実際の厚さは、種々の賽因に依存して変化することがある。例えば最小の厚さは、作業機能の目的のために必要であり、かつこれは、設計の要求に依存している。この最小の厚さは、ある種の場合において、ほぼ10nmであってもよい。

【0023】図2bによれば、ポリ暦230の上に金属シリコン化物暦240が地稜されている。金属シリコン化物は、例えばタングステンシリコン化物(WSix)、モリブデンシリコン化物(MoSix)、タンタルシリコン化物(ToSix)、チタンシリコン化物

(TISIX)、コパルトシリコン化物(COSIX)又はその他の金属シリコン化物を含む。一実施態様によれば、金属シリコン化物は、p-又はn-タイプいずれかのドーパントを含む。このようなドーパントは、例えばP、As又はBを含む。適用できるならば、ドーパントのタイプは、ドーピングされたボリ暦230と同じである。金属シリコン化物暦の典型的な遺族は、ほぼ1019~5×1021原子/cm3、かつさらに有利にはほぼ5×1020原子/cm3である。金属シリコン化物の現場でのドーピングは、そのアモルファス状態において堆積される傾向を選在的に増加する。そのアモルファス状態における金属シリコン化物の堆積は、映の粒子寸法を増加し、それによりその抵抗を減少する。

【OD 24】現場でドーピングされた金属シリコン化物は、ドーピングされない金属シリコン化物映を堆積するために利用された通常のCVD技術によって堆積される。ドーパント通は、堆積される映のその場のドーピングを提供するために、CVDプロセスに含まれる。

【0025】一実施症後において、ドーピングされた金属シリコン化物層は、PドーピングされたWSixを含む。WSixは、その場でドーピングされる。Pドーパントの造度は、ほぼ1019~5×1021原子/om3、右利にはほぼ1020~1021原子/om3である。ドーピングされた金属シリコン化物の厚さは、ほぼ50~200mm、有利にはほぼ80mmである。もちろん実限の厚さは、設計及びパラメータに依存して変化することができる。

【0025】 通常のW、Si及びドーパント先駆物質は、ドーピングされたW Six膜を形成するために利用される。通常のSi先駆物質は、例えばシラン(SiH4)、ジシラン(Si2H6)又はジクロロシラン(Si

H2C12)を含み、W先駆物質は、タングステンヘキサフルオライド(WF6)、タングステンヘキサクロライド(WC16)又はタングステンヘキサカルボニル(W[CO]6)を含む。ホスフィン(PH3又はPOC I 4)は、例えばPドーパント源を提供するために利用される。一実施態様において、PH3は、PドーピングされたWSixWを形成するためにWF6及びSiH4に加えられる。先駆物質は、サンタクララ(Santa Clara)、CA在、アプライドマテリアル(Applied Materials)によって製造されたセンチュラ(Centura) CVD反応器のようなCVD反応器に導入される。CVDプロセスのための典型的な温度及び圧力は、それぞれほぼ450~600℃及びほぼ1~5トルである。有利には温度は、ほぼ550℃であり、かつ圧力は、ほぼ1、5トルである。


【0027】 地毯の間の金属シリコン化物膜へのドーパントの添加は、金属の豊富な境界面の形成を減少する。金属の豊富な境界面の減少に関する機様は明らかではないが、ドーパントは、金属反応の効率を増強することが信じられている。例えばWF6反応の効率が増強される。ドーパントは、地毯プロセスにおいて組込まれるので、WF6反応の効率は、地毯プロセスを通して増強される。それ故にWは、WSIx膜を通して比較的均一に分配され、金属の豊富な境界面を回避する。

【0028】金属の豊富な境界面なしに多量にドーピングされた屋上に金属シリコン化物膜を堆積する能力は、 実性キャップポリ層なしに多量にドーピングされた屋上 に金属シリコン化物膜を堆積することを可能にする。こ のことは、さらに小さな磁機比を有するゲートスタック を聴造する場合に、さらに小さな磁板比を有するゲートスタック を聴造する場合に、さらに小さなが拡充を に有利である。さらに小さなが拡充を の特性を増大する。

【0029】ドーピングされたシリコン化物層を利用するので、ポリ層もドーピングしないでよい。ドーピングされていないアモルファスシリコンは、ポリの代わりに利用することができる。ドーピングされていないポリ又はアモルファスシリコンの厚さは、例えば20~50mであることができる。

【0030】後続のプロセスの間に熱にさらすことは、 金属シリコン化物及びポリ層内へのドーパントの拡散を 引起こす。選択的に層内にドーパントを拡散させるため に、焼きなましが行なわれる。焼きなましは、膜の特性 を増強又は最適化するように選定されている。焼きなま しは、例えば関係大条圧においてほぼ 1000℃の退度 で行なわれる。焼きなましの環境は、例えば酸素

(O2)、アルゴン(Ar)又は金衆(N2)を含んでいる。ポリ層が、シリコン化物層のものより低いドーパント濃度を含む場合、焼きなましは、ポリ層におけるドーパントのドーパント濃度を増加する。ドーパント源として使われるドーピングされたシリコン化物層を設けるこ



## フロントページの銃き

(72)発明者 マティアス イルク アメリカ合衆国 ヴァージニア リッチモ ンド ノース ミュルベリー ストリート (72)発明者 ジョナサン ファルターマイヤー アメリカ合衆国 ニューヨーク フィッシュキル マウンテン ヴュー クノールズ ドライヴ 1 アパートメント シー

(72)発明者 ラディカ スリニヴァサン アメリカ合衆国 ニュージャージー マー ワー デヴィッドソン コート 18